BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-163435

(43)Date of publication of application: 19.06.1998

(51)Int.CI. H01L 27/10 G11C 11/411

(21)Application number: 08-319510 (71)Applicant: MITSUBISHI ELECTRIC CORP


(22)Date of filing: 29.11.1996 (72)Inventor: MAKI YUKIO

HONDA HIROMI

(54) SEMICONDUCTOR MEMORY AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To form a bipolar transistor in a semiconductor memory while preventing increase of a memory cell area. SOLUTION: A region commonly formed to communicate with a source/drain region 16a of an MOS transistor is used as a link base region 16b, an emitter region is formed by implanting impurities through an opening of a bit line contact to thereby form a bipolar transistor. Further, intrinsic base and emitter regions 17 and 5 are formed by implanting impurities through the bit line contact opening to thereby form the bipolar transistor. The intrinsic base region 17 is formed deeper than the source/drain region 16a. In the impurity implantation, different impurities are used for the intrinsic base and link base regions 17 and 16b.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-163435

(43)公開日 平成10年(1998) 6月19日

(51) Int.Cl.⁶

H01L 27/10

G11C 11/411

微別記号

371

FΙ

H01L 27/10

371

G11C 11/40

305

審査請求 未請求 請求項の数21 OL (全 13 頁)

(21)出願番号

(22)出顧日

特願平8-319510

平成8年(1996)11月29日

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 牧 幸生

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 本田 裕己

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 葛野 信一

(54) 【発明の名称】 半導体記憶装置及びその製造方法

(57)【要約】

【課題】 半導体メモリ装置に、メモリセル面積を増加 させることなくバイポーラトランジスタを形成する。

【解決手段】 MOSトランジスタのソース/ドレイン 領域と連通して共通に形成された領域をリンクベース領 域とし、ビット線コンタクト部開口からエミッタ領域を 不純物注入により形成してバイポーラトランジスタを形 成する。または、ビット線コンタクト部開口から真性べ ース領域とエミッタ領域とを不純物注入により形成して バイポーラトランジスタを形成する。この真性ベース領 域は、ソース/ドレイン領域より深く形成する。さら に、真性ベース領域とリンクベース領域の注入不純物を 変える。



1

【特許請求の範囲】

【請求項1】 半導体メモリ部において半導体領域の主面にチャネル領域が形成され、このチャネル領域を挟んで対向するソース/ドレイン領域を有するMOSトランジスタと、前記ソース/ドレイン領域に対するコンタクト用開口部からエミッタが形成され、前記ソース/ドレイン領域と共通の領域をベース領域とし、前記半導体領域をコレクタ領域とするバイボーラトランジスタとを備えたことを特徴とする半導体記憶装置。

【請求項2】 前記バイポーラトランジスタの前記前記 10 エミッタと前記ベースとの間に前記エミッタより深く形成された真性ベース領域を備えたことを特徴とする請求項1に記載の半導体記憶装置。

【請求項3】 前記ソース/ドレイン領域が浅く形成され、前記真性ベース領域が前記ソース/ドレイン領域より深く形成されたことを特徴とする請求項2 に記載の半導体記憶装置。

【請求項4】 前記MOSトランジスタがSRAMメモリセルのアクセス用トランジスタとして形成され、前記パイポーラトランジスタが前記MOSトランジスタのビ 20ット線コンタクト用の開口部に形成されたことを特徴とする請求項1ないし3のいずれか1項に記載の半導体記憶装置。

【請求項5】 前記半導体領域がp型であり、前記ソース/ドレイン領域の一方をn-型とし他方をn+型としたことを特徴とする請求項1ないし4のいずれか1項に記載の半導体記憶装置。

【請求項6】 前記半導体領域がp型であり、前記ソース/ドレイン領域の双方をn-型としたことを特徴とする請求項1ないし4のいずれか1項に記載の半導体記憶装置。

【請求項7】 前記半導体領域がp型であり、前記ソース/ドレイン領域および前記ベース領域が燐を主要不純物とするn-型であることを特徴とする請求項1に記載の半導体記憶装置。

【請求項8】 前記ソース/ドレイン領域および前記リンクベース領域に共通の主要不純物と前記真性ベース領域の主要不純物とが異なることを特徴とする請求項2ないし6のいずれか1項に記載の半導体記憶装置。

【請求項9】 前記ソース/ドレイン領域および前記べ 40 ース領域に共通の主要不純物が砒素であり、前記真性ベ ース領域の主要不純物が燐であることを特徴とする請求 項8 に記載の半導体記憶装置。

【請求項10】 前記バイポーラトランジスタの前記エミッタ領域が、前記MOSトランジスタとは逆導電型である他のMOSトランジスタのソース/ドレイン領域のコンタクト層と同時に形成されたことを特徴とする請求項1ないし9のいずれか1項に記載の半導体記憶装置。

【請求項11】 前記パイポーラトランジスタの前記エ を特領ミッタ領域の不純物濃度と、前記他のMOSトランジス 50 方法。

タの前記ソース/ドレイン領域の不純物濃度との和が、 前記他のMOSトランジスタの前記ソース/ドレイン領域の前記コンタクト層の不純物濃度と実質的に等しく形成されたことを特徴とする請求項10に記載の半導体記憶装置。

【請求項12】 半導体メモリ部の半導体領域の主面に チャネル領域とこのチャネル領域に対向するソース/ドレイン領域とを形成してMOSトランジスタを形成し、 前記ソース/ドレイン領域に対するコンタクト用開口部 からエミッタ領域を形成し、前記ソース/ドレイン領域 と共通の領域をベース領域とし、前記半導体領域をコレクタ領域としてバイボーラトランジスタを形成すること を特徴とする半導体記憶装置の製造方法。

【請求項13】 前記ソース/ドレイン領域に対するコンタクト用開口部から真性ベース領域を形成した後、この真性ベース領域より浅く前記エミッタ領域を形成することを特徴とする請求項12に記載の半導体記憶装置の製造方法。

【請求項14】 前記ソース/ドレイン領域を浅く形成し、前記真性ベース領域を前記ソース/ドレイン領域より深く形成することを特徴とする請求項13に記載の半導体記憶装置の製造方法。

【請求項15】 前記MOSトランジスタをSRAMメモリセルのアクセス用トランジスタとして形成し、前記バイポーラトランジスタを前記MOSトランジスタのビット線コンタクト用の開口部に形成することを特徴とする請求項12ないし14のいずれか1項に記載の半導体記憶装置の製造方法。

【請求項16】 前記半導体領域をp型とし、前記ソー30 ス/ドレイン領域の一方をn-型とし他方をn+型としたことを特徴とする請求項12ないし15のいずれか1項に記載の半導体記憶装置。

【請求項17】 前記半導体領域をp型とし、前記ソース/ドレイン領域の双方をn-型としたことを特徴とする請求項12ないし15のいずれか1項に記載の半導体記憶装置。

【請求項18】 前記半導体領域をp型とし、前記ソース/ドレイン領域および前記ベース領域にn-型の主要不純物として燐を注入することを特徴とする請求項12 に記載の半導体記憶装置の製造方法。

【請求項19】 前記真性ベース領域に前記ソース/ドレイン領域および前記ベース領域に共通の主要不純物とは異なる主要不純物を注入することを特徴とする請求項13ないし17のいずれか1項に記載の半導体記憶装置の製造方法。

【請求項20】 前記ソース/ドレイン領域および前記 ベース領域に共通の主要不純物として砒素を注入し、前 記真性ベース領域の主要不純物として燐を注入すること を特徴とする請求項19に記載の半導体記憶装置の製造 方法

.

【請求項21】 前記パイポーラトランジスタの前記エ ミッタを、前記MOSトランジスタとは逆導電型である 他のMOSトランジスタのソース/ドレイン領域のコン タクト層と同時に形成することを特徴とする請求項12 ないし20のいずれか1項に記載の半導体記憶装置の製 造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、半導体記憶装置 に関し、メモリ部のMOSトランジスタの領域にバイボ 10 ーラトランジスタを含む半導体記憶装置に関するもので ある。

[0002]

【従来の技術】図25に、従来の半導体記憶装置として のSRAMメモリセルの等価回路を示す。従来のSRA Mメモリセルは、負荷索子R1、R2、アクセストラン ジスタQ1, Q2、ドライバトランジスタQ3, Q4の 計6素子から構成されている。また、BLはビット線、 WLはワード線、Vccは電源線を示す。しかし、従来 流の減少に対応できず、図26に示すように、アクセス トランジスタQ1、Q2にパイポーラトランジスタQ 5, Q6を接続し、カラム電流を増幅するメモリセルが 提案されている。

[0003]

【発明が解決しようとする課題】このような図26に示 すメモリセルの場合、素子数が従来の6素子から8素子 となるため、メモリセル面積の増加が懸念され、メモリ セル面積を増加させることなくバイポーラトランジスタ Q5. Q6をメモリセルに形成する技術が必要である。 この発明は、このような問題を解決するためになされた もので、MOSトランジスタの領域にその面積を増加さ せることなく、バイポーラトランジスタを含むようにし た半導体記憶装置およびその製造方法を提供しようとす るものである。

[0004]

【課題を解決するための手段】この発明による半導体記 憶装置は、半導体メモリ部において半導体領域の主面に チャネル領域が形成され、このチャネル領域を挟んで対 向するソース/ドレイン領域を有するMOSトランジス 40 ル領域とこのチャネル領域に対向するソース/ドレイン タと、前記ソース/ドレイン領域に対するコンタクト用 **開口部からエミッタが形成され、前記ソース/ドレイン** 領域と共通の領域をベース領域とし、前記半導体領域を コレクタ領域とするバイポーラトランジスタとを備えた ものである。

【0005】また、との発明による半導体記憶装置は、 前記パイポーラトランジスタの前記エミッタと前記ベー スとの間に前記エミッタより深く形成された真性ベース 領域を備えたものである。ことにおいて、前記バイポー ラトランジスタのベース領域は、前記真性ベース領域

と、前記ソース/ドレイン領域と共通の領域であるリン クベース領域とからなるものである。

【0006】また、この発明による半導体記憶装置は、 前記ソース/ドレイン領域が浅く形成され、前記真性べ ース領域が前記ソース/ドレイン領域より深く形成され たものである。また、この発明による半導体記憶装置 は、前記MOSトランジスタがSRAMメモリセルのア クセス用トランジスタとして形成され、前記パイポーラ トランジスタが前記MOSトランジスタのピット線コン タクト用の開□部に形成されたものである。

【0007】また、この発明による半導体記憶装置は、 前記半導体領域がp型であり、前記ソース/ドレイン領 域の一方をn-型とし他方をn+型としたものである。 また、この発明による半導体記憶装置は、前記半導体領 域がp型であり、前記ソース/ドレイン領域の双方をn -型としたものである。

【0008】また、この発明による半導体記憶装置は、 前記半導体領域がp型であり、前記ソース/ドレイン領 域および前記ベース領域が燐を主要不純物とするn-型 のメモリセルでは、電源電圧の低電圧化によるカラム電 20 であるものである。また、この発明による半導体記憶装 置は、前記ソース/ドレイン領域および前記リンクベー ス領域に共通の主要不純物と前記真性ベース領域の主要 不純物とが異なるものである。また、この発明による半 導体記憶装置は、前記ソース/ドレイン領域および前記 ベース領域に共通の主要不純物が砒素であり、前記真性 ベース領域の主要不純物が燐であるものである。

> 【0009】また、この発明による半導体記憶装置は、 前記パイポーラトランジスタの前記エミッタ領域が、前 記MOSトランジスタとは逆導電型である他のMOSト 30 ランジスタのソース/ドレイン領域のコンタクト層と同 時に形成されたものである。また、この発明による半導 体記憶装置は、前記パイポーラトランジスタの前記エミ ッタ領域の不純物濃度と、前記他のMOSトランジスタ の前記ソース/ドレイン領域の不純物濃度との和が、前 記他のMOSトランジスタの前記ソース/ドレイン領域 の前記コンタクト層の不純物濃度と実質的に等しく形成 されたものである。

【0010】次に、この発明による半導体記憶装置の製 造方法は、半導体メモリ部の半導体領域の主面にチャネ 領域とを形成してMOSトランジスタを形成し、前記ソ ース/ドレイン領域に対するコンタクト用開口部からエ ミッタ領域を形成し、前記ソース/ドレイン領域と共通 の領域をベース領域とし、前記半導体領域をコレクタ領 域としてバイポーラトランジスタを形成するものであ る。

【0011】また、との発明による半導体記憶装置の製 造方法は、前記ソース/ドレイン領域に対するコンタク ト用開口部から真性ベース領域を形成した後、この真性 50 ベース領域より浅く前記エミッタ領域を形成するもので

10

30 り構成される。

ある。ことにおいて、前記パイポーラトランジスタのベ ース領域は、前記真性ベース領域と、前記ソース/ドレ イン領域と共通の領域であるリンクベース領域とから形 成される。

【0012】また、この発明による半導体記憶装置の製 造方法は、前記ソース/ドレイン領域を浅く形成し、前 記真性ベース領域を前記ソース/ドレイン領域より深く 形成するものである。また、この発明による半導体記憶 装置の製造方法は、前記MOSトランジスタをSRAM メモリセルのアクセス用トランジスタとして形成し、前 記パイポーラトランジスタを前記MOSトランジスタの ビット線コンタクト用の開口部に形成するものである。 【0013】また、この発明による半導体記憶装置の製 造方法は、前記半導体領域をp型とし、前記ソース/ド レイン領域の一方をn-型とし他方をn+型としたもの である。また、この発明による半導体記憶装置の製造方

【0014】また、この発明による半導体記憶装置の製 造方法は、前記半導体領域をp型とし、前記ソース/ド レイン領域および前記ベース領域にn-型の主要不純物 として燐を注入するものである。また、この発明による 半導体記憶装置の製造方法は、前記真性ベース領域に前 記ソース/ドレイン領域および前記ベース領域に共通の 主要不純物とは異なる主要不純物を注入するものであ る。

法は、前記半導体領域をp型とし、前記ソース/ドレイ

ン領域の双方をn-型としたものである。

【0015】また、この発明による半導体記憶装置の製 造方法は、前記ソース/ドレイン領域および前記ベース 領域に共通の主要不純物として砒素を注入し、前記真性 ベース領域の主要不純物として燐を注入するものであ る。また、この発明による半導体記憶装置の製造方法 は、前記パイポーラトランジスタの前記エミッタを、前 記MOSトランジスタとは逆導電型である他のMOSト ランジスタのソース/ドレイン領域のコンタクト層と同 時に形成するものである。

[0016]

【発明の実施の形態】

実施の形態1. 図1は、この発明の一実施の形態による 半導体記憶装置の構造を示す図である。との実施の形態 は、図26に示した回路構成のSRAMメモリセルに、 この発明の半導体記憶装置の構造を適用した例である。 との実施の形態は、SRAMメモリセルにパイポーラト ランジスタを形成する場合のメモリセル面積の増大を防 ぐため、SRAMメモリセルのビット線コンタクト部に PNP型のバイポーラトランジスタを形成したものであ る。

【0017】図1において、先ずA部はSRAMメモリ セルのアクセストランジスタとなるNMOSトランジス タQ1(又はQ2)の形成領域であり、B部はこのNM

ーラトランジスタQ5(又はQ6)の形成領域である。 【0018】また、図1において、1はシリコンのn型 半導体基板(もしくは n型ウェル領域)、2は半導体基 板1の上に形成された p型半導体領域 (ウェル領域) で あり、メモリセルのウェル2aとなり、かつバイポーラ トランジスタのコレクタ領域2bとなる領域である。2 cは半導体領域2の主面にあって、NMOSトランジス タのチャネル領域となる部分である。3はアクセストラ ンジスタのゲート、3aはゲート酸化膜である。また、 11は、不純物濃度の高いn型半導体領域であり、n+ ソース領域(又はドレイン領域)である。16は、n型 半導体領域であり、アクセストランジスタのドレイン領 域(又はソース領域) 16 aとなり、かつバイポーラト ランジスタのリンクベース領域16bとなる領域であ る。17は、真性ベース領域である。また、5は、バイ ポーラトランジスタのエミッタである。 さらに、6は 層間絶縁膜、7はビット線につながるエミッタ引出し電 極である。とのエミッタ引出し電極7は、アクセストラ ンジスタのドレイン領域(又はソース領域)16aに対 20 するビット線コンタクトの引き出し電極の位置に形成さ れている。なお、説明では、n型半導体基板1の上にメ モリセルを形成する場合について述べるが、n領域に囲 まれた中にメモリセルを形成する場合も同様である。 【0019】アクセストランジスタとなるNMOSトラ ンジスタQ1は、ソース領域(又はドレイン領域)11 およびドレイン領域(又はソース領域)16a、チャネ ル領域2c及びゲート3により形成される。また、バイ ポーラトランジスタQ5は、エミッタ5、リンクベース

【0020】とのように形成した半導体SRAM記憶装 置では、アクセストランジスタQ1のドレイン領域(又 はソース領域)16aとバイポーラトランジスタQ5の リンクベース領域16bが、n型半導体層16として共 通であるため、アクセストランジスタQ1とバイポーラ トランジスタQ5が半導体基板の内で接続される。ま た、ビット線コンタクト部にエミッタ5を形成してパイ ポーラトランジスタQ5を形成するため、従来のメモリ セルに比べメモリセル面積を増加させることなく、バイ 40 ポーラトランジスタを作りつけることができる。

領域16b、真性ベース領域17及びコレクタ2bによ

【0021】とのような構成においては、エミッタ開孔 後に、バイポーラトランジスタQ5のベース領域として 真性ベース領域17が形成されているので、エミッタ開 孔時のエッチングばらつき等によるバイポーラトランジ スタQ5の特性のばらつきが小さいという効果がある。 また、このような構成において、ドレイン領域(又はソ ース領域) 16 a を含むn型半導体層 16 の主要不純物 としては、アクセストランジスタQ1のパンチスルーマ ージンや分離耐圧特性を低下させない為、拡散係数の小 OSトランジスタとビット線とをつなぐPNP型バイボ 50 さい砒素Asを注入するのが望ましい。また、真性ベー

ス領域17の主要不純物としては、ベース領域をしっか り確保しバイポーラトランジスタQ5を安定化させると とができる拡散係数の大きい燐Pを注入するのが望まし い。また、ドレイン領域(又はソース領域)16 a に拡 散係数の小さい砒素Asを注入することにより、メモリ セルの縮小に伴うMOSトランジスタの微細化に対応す ることができる。

【0022】半導体記憶装置のメモリセルでは、集積度 を上げるために、最小のトランジスタゲート長および分 離幅を使用するため、パイポーラトランジスタのベース 10 に相当するMOSトランジスタのn-領域(ドレイン領 域又はソース領域) は浅い方がよく、例えば深さを0. 1 μ m程度以下とする必要がある。一方、バイポーラト ランジスタを形成する場合、このような浅いn-領域を ベース領域とすることは適当でない。安定した特性のバ イポーラトランジスタが得られないからである。このた めに、真性ベース層を形成することが適切である。従っ て、真性ベース層は、エミッタより深い必要があり、例 えばエミッタを注入で形成する場合、エミッタ深さが $0.1 \sim 0.2 \mu m$ 程度となるため、真性ベース層はそ 20 く、バイポーラトランジスタを作りつけることができ れ以上に深く形成する。とのようなわけで、MOSトラ ンジスタに必要な要件とパイポーラトランジスタに必要 な要件の両方を満たすため、メモリセル内にはリンクベ ース構造のバイポーラトランジスタを形成することが特 に有効である。

【0023】実施の形態2. 図2は、この発明の他の実 施の形態による半導体記憶装置の構造を示す図である。 この実施の形態は、図26に示した回路構成のSRAM メモリセルに、この発明の半導体記憶装置の構造を適用 した他の例である。さらに、この実施の形態において も、SRAMメモリセルにバイポーラトランジスタを形 成する場合のメモリセル面積の増大を防ぐため、SRA Mメモリセルのビット線コンタクト部にPNP型のバイ ポーラトランジスタを形成する。

【0024】図2において、先ずA部はSRAMメモリ セルのアクセストランジスタとなるNMOSトランジス タQ1(またはQ2)の形成領域であり、B部はCのN MOSトランジスタとピット線との間に介在するPNP 型パイポーラトランジスタQ5(またはQ6)の形成領 域である。

【0025】また、図2において、1はシリコンのn型 半導体基板(もしくはn型ウェル領域)、2はp型半導 体領域(ウェル領域)、2aはメモリセルのウェル、2 bはバイポーラトランジスタのコレクタ領域、2 cはN MOSトランジスタのチャネル領域、3はアクセストラ ンジスタのゲート、3 aはゲート酸化膜、5はバイボー ラトランジスタのエミッタ、6は層間絶縁膜、7はエミ ッタ引出し電極、11はn+ソース領域(又はドレイン 領域)であり、以上の構成は図1と同様である。しか し、との実施の形態2では、次の点が異なる。 すなわ

ち、図2において、4は十分な厚みを有するn型半導体 領域、4 a はアクセストランジスタのドレイン領域(又

はソース領域)、4 bはバイポーラトランジスタのベー ス領域であり、図1における真性ベース領域に相当する ものがない。

【0026】アクセストランジスタとなるNMOSトラ ンジスタQ1は、ソース領域(又はドレイン領域)11 およびドレイン領域(又はソース領域)4a、チャネル 領域2c及びゲート3により形成される。また、バイポ ーラトランジスタQ5は、エミッタ5、ベース4 b及び コレクタ2 bにより構成される。このように形成した半 導体SRAM記憶装置では、アクセストランジスタQ1 のドレイン領域(又はソース領域)4 a とバイポーラト ランジスタQ5のベース領域4bが、n型半導体層4と して共通であるため、アクセストランジスタQ1とバイ ポーラトランジスタQ5が半導体基板の内で接続され る。また、ビット線コンタクト部にエミッタ5を形成し てバイポーラトランジスタQ5を形成するため、従来の メモリセルに比べメモリセル面積を増加させることな る。

【0027】とのような構成において、n型半導体領域 4は、バイポーラトランジスタのベース4 b と兼用す る。特性の安定したバイポーラトランジスタを得るため には、十分な厚さを有するベース層を形成する必要があ る。このため、n型半導体領域4の不純物としては、拡 散係数が大きい鱗Pの方が拡散係数が小さい砒素Asを 用いる場合よりもパイポーラトランジスタQ5のベース 領域4bをしっかり確保できプロセスマージンが大きく 30 なる。なお、仮に砒素Asを用いると、燐Pの場合と同 程度の注入深さを得る為には、数百keVの注入エネル ギーが必要となり、装置の処理能力を低下させることに なるので、との実施の形態の場合は、燐Pのような不純 物が適する。

【0028】実施の形態3. 図3は、この発明の一実施 の形態による半導体記憶装置の構造を示す図である。と の実施の形態は、図1に示したものにおいて、n+ソー ス領域(又はドレイン領域)11の形成を行わない半導 体記憶装置の構造に係るものである。その他の構成部分 は、図1と同様であり、図1と同一の符号は同一または 相当部分を示すので、詳細な説明は省略する。

【0029】このような構成にすると、アクセストラン ジスタとなるNMOSトランジスタQ1(またはQ2) のソース領域およびドレイン領域は共にn-型となるた め、アクセストランジスタの電流値が減少する。とのた め、ドライバトランジスタの電流値をアクセストランジ スタの電流値で割った値として定義されるセルレシオ (電流レシオ) が大きくなり、メモリセルの動作がより 安定になる効果がある。

50 【0030】実施の形態4. 図4は、この発明の一実施

の形態による半導体記憶装置の構造を示す図である。と の実施の形態は、図2に示したものにおいて、n+ソー ス領域(又はドレイン領域)11の形成を行わない半導 体記憶装置の構造に係るものである。その他の構成部分 は、図2と同様であり、図2と同一の符号は同一または 相当部分を示すので、詳細な説明は省略する。

【0031】このような構成にすると、アクセストラン ジスタとなるNMOSトランジスタQ1(またはQ2) のソース領域およびドレイン領域は共にn-型となるた め、アクセストランジスタの電流値が減少する。このた 10 め、ドライバトランジスタの電流値をアクセストランジ スタの電流値で割った値として定義されるセルレシオ (電流レシオ) が大きくなり、メモリセルの動作がより 安定になる効果がある。

【0032】実施の形態5、次に、この発明の他の実施 の形態として、この発明の半導体記憶装置の他の製造方 法について説明する。図5~図11は、図1に示した構 造の半導体記憶装置を製造するための製造方法を示す図 である。製造方法について説明すると、先ず、図5に示 1)の上に従来と同様にして及びNMOSトランジスタ のpウェル領域2および分離酸化膜8を形成する。その 後、図6に示すように、従来と同様にしてMOSトラン ジスタのゲート酸化膜3a及びゲート電極3を形成した 後、レジストパターン9を用いNMOSトランジスタの ソース領域/ドレイン領域(S/D領域)となるn-領 域16且つバイポーラトランジスタのリンクベース領域 となるn-領域16を形成する。このn-領域16は、 メモリセルの集積度を上げるため必要な濃度で浅く形成 する。その後、図7に示すように、ゲート3のサイドウ 30 定化させることができる拡散係数の大きい燐Pを注入す ォール3 bを形成する。次に、レジストパターン10を 用い不純物濃度の高いn+ソース領域(又はドレイン領 域)11を形成する。

【0033】その後、図8に示すように、レジストバタ ーン12を用いコレクタ引き出し部にp+コレクタコン タクト領域13(ウェルコンタクト)を形成する。その 後、図9に示すように、層間絶縁膜6を形成した後、ビ ット線コンタクト穴14を形成する。

【0034】その後、図10に示すように、バイポーラ トランジスタのエミッタを形成するためのピット線コン 40 タクト穴14が開口したレジストパターン15を形成し た後、先ずイオン注入により十分な厚さを有する真性べ ース領域17を形成し、然る後に真性ベース領域17よ り浅いエミッタ5を形成する。その後、図11に示すよ うに、エミッタ引き出し電極7を形成する。

【0035】以上のような工程により、ソース領域(又 はドレイン領域)11、ドレイン領域(又はソース領 域) 16 a、チャネル領域2 c 及びゲート3 により N M OSトランジスタQ1が形成される。また、エミッタ

コレクタ2 bによりパイポーラトランジスタQ5 が形成 される。

【0036】このような製造方法においては、アクセス トランジスタQ1のドレイン領域(又はソース領域)1 6aとバイポーラトランジスタQ5のリンクベース領域 16bとは、n型半導体層16として同時に共通に形成 されるため、アクセストランジスタQ1とバイポーラト ランジスタQ5が半導体基板の内で接続される。またビ ット線コンタクト部にエミッタ5を形成してバイポーラ トランジスタQ5を形成するため、従来のメモリセルに 比ペメモリセル面積を増加させることなく、バイポーラ トランジスタQ5を作りつけることができる。

【0037】このような製造方法においては、図10に 示す工程で、エミッタ5の形成前に真性ベース領域17 を十分な厚みを持つように形成し、さらにベース領域1 6 bをリンクベース構造としているため、バイポーラト ランジスタQ5の特性のばらつきが小さいという効果が ある。図10において、バイポーラトランジスタのエミ ッタ形成のためのビット線コンタクト開口時にオーバー すように、n型半導体基板 l (もしくは n 型ウェル領域 20 エッチング量が変わり、シリコン基板エッチング量がば らつく場合でも、真性ベース層17の形成によりバイボ ーラトランジスタQ5の特性のばらつきが小さくなる。 【0038】このような製造方法において、ドレイン領 域(又はソース領域)16aを含むn型半導体層16の 主要不純物としては、アクセストランジスタQ1のパン チスルーマージンや分離耐圧特性を低下させない為、拡 散係数の小さい砒素Asを注入するのが望ましい。ま た、真性ベース領域17の主要不純物としては、ベース 領域をしっかり確保しバイポーラトランジスタQ5を安 るのが望ましい。また、ドレイン領域(又はソース領 域) 16 a を含むn型半導体層 16の主要不純物として 拡散係数の小さい砒素Asを注入することにより、メモ リセルの縮小に伴うMOSトランジスタの微細化に対応 するととができる。

【0039】半導体記憶装置のメモリセルでは、高集積 化のために、最小のトランジスタゲート長および分離幅 を使用する。このため、MOSトランジスタのドレイン 領域(又はソース領域) 16aとなるn-領域16は浅 い方がよく、例えば深さを0. 1μm程度以下とする。 従って、バイポーラトランジスタのリンクベース 16 b も同様に浅くなる。しかし、パイポーラトランジスタの 特性のばらつきを小さくするためには、ベース層は必要 な厚みを持つことが望まれる。このために、真性ベース 層を形成する。従って、真性ベース層17は、エミッタ 5より深い必要があり、例えばエミッタ5を注入で形成 する場合、エミッタ深さが0.1~0.2μm程度とな るため、真性ベース層17はそれ以上に深く形成する。 このように、メモリセルの髙集積化と、バイポーラトラ 5、真性ベース領域17、リンクベース領域16b及び 50 ンジスタの特性の安定化という両方の要件を満足させる ために、リンクベース構造のバイポーラトランジスタを 形成する。

【0040】なお、エミッタ引き出し電極7はアルミ等 の化合物の金属でもポリシリコン、ポリサイドでもよ い。更にエミッタ引き出しにポリシリコン、ポリサイド を用いる場合は、ポリシリコンからの拡散によりエミッ タ5を形成しても良い。

【0041】また、この実施の形態では、NMOSトラ ンジスタを用いたメモリセルとPNP型バイポーラトラ ンジスタとを形成する場合について述べたが、PMOS 10 トランジスタを用いたメモリセルとNPN型バイポーラ トランジスタとを形成する場合においても同様である。 【0042】なお、この実施の形態の製造方法の変形と して、上述の図7の工程における不純物濃度の高いn+ ソース領域(又はドレイン領域)11の形成を行わない 製造方法がある。との製造方法により、図3に示した構 造の半導体記憶装置を製造することができる。この工程 以外は同じであるから詳細な説明は省略する。

【0043】実施の形態6.次に、この発明の他の実施 する。図12~図18は、図2に示した構造の半導体記 憶装置を製造するための製造方法を示す図である。製造 方法について説明すると、先ず、図12に示すように、 n型半導体基板 1 (もしくはn型ウェル領域 1)の上に 従来と同様にしてNMOSトランジスタのPウェル領域 2および分離酸化膜8を形成する。

【0044】その後、図13に示すように、従来と同様 にしてMOSトランジスタのゲート酸化膜3a及びゲー ト電極3を形成した後、レジストパターン9を用いNM OSトランジスタのソース領域/ドレイン領域(S/D 領域)となるn-領域且つバイポーラトランジスタのベ ース領域となるn-領域4を形成する。この実施の形態 においては、n-領域4はバイポーラトランジスタのベ ース領域として機能することができるように十分な厚み を持つように形成する。その後、図14に示すように、 ゲート3のサイドウォール3bを形成する。次に、レジ ストパターン10を用い不純物濃度の高いn+ドレイン 領域(又はソース領域)11を形成する。

【0045】その後、図15に示すように、レジストバ ターン12を用いコレクタ引き出し部にp+コレクタコ 40 ンタクト領域13(ウェルコンタクト)を形成する。そ の後、図16に示すように、層間絶縁膜6を形成した 後、ビット線コンタクト穴14を形成する。

【0046】その後、図17に示すように、バイポーラ トランジスタのエミッタを形成するためのピット線コン タクト穴14が開口したレジストパターン15を形成し た後、イオン注入によりエミッタ5を形成する。エミッ タ5は、n-領域4よりも浅く形成して、残りのn-領 域4 bがパイポーラトランジスタのベース領域として機 12

ッタ引き出し電極7を形成する。

【0047】以上のような工程により、ソース領域(又 はドレイン領域)11、ドレイン領域(又はソース領 域)4a、チャネル領域2c及びゲート3によりNMO SトランジスタQ1が形成される。また、エミッタ5、 ベース4b及びコレクタ2bによりバイポーラトランジ スタQ5が形成される。

【0048】このような製造方法においては、アクセス トランジスタQ1のドレイン領域(又はソース領域)4 aとバイポーラトランジスタQ5のベース領域4bと は、n型半導体層4として同時に共通に形成されるた め、アクセストランジスタQ1とバイポーラトランジス タQ5が半導体基板の内で接続される。またビット線コ ンタクト部にエミッタ5を形成してバイポーラトランジ スタQ5を形成するため、従来のメモリセルに比べメモ リセル面積を増加させることなく、バイポーラトランジ スタQ5を作りつけることができる。また、このような 製造方法においては、NMOSトランジスタQ1のドレ イン領域(又はソース領域)4 a とバイポーラトランジ の形態における半導体記憶装置の製造方法について説明 20 スタQ5のベース領域4bとは、n型半導体層4として 共通であるため製造工程が増加することなく製造コスト 低減につながる。

> 【0049】なお、このような製造方法において、n型 半導体領域4は、バイポーラトランジスタのベース4 b と兼用する為、拡散係数が大きい燐Pの方が拡散係数が 小さい砒素Asを用いる場合よりもバイポーラトランジ スタQ5のベース領域4bをしっかり確保できプロセス マージンが大きくなる。また、エミッタ引き出し電極7 は、アルミ等の化合物の金属でもポリシリコン、ポリサ イドでもよい。更にエミッタ引き出しにポリシリコン、 ポリサイドを用いる場合は、ポリシリコンからの拡散に よりエミッタ5を形成しても良い。

> 【0050】なおまた、この実施の形態では、NMOS トランジスタを用いたメモリセルとPNP型バイポーラ トランジスタとを形成する場合について述べたが、PM OSトランジスタを用いたメモリセルとNPN型バイポ ーラトランジスタとを形成する場合においても同様であ る。

【0051】なお、この実施の形態の製造方法の変形と して、上述の図14の工程における不純物濃度の高いn +ソース領域(又はドレイン領域)11の形成を行わな い製造方法がある。この製造方法により、図4に示した 構造の半導体記憶装置を製造することができる。この工 程以外は同じであるから詳細な説明は省略する。

【0052】実施の形態7.次に、この発明の他の実施 の形態による半導体記憶装置の製造方法について説明す る。図19~図24は、CMOSプロセスを適用して、 この実施の形態の半導体記憶装置を製造する場合の製造 方法を示す図である。これは、図5~図11または図1 能するようにする。その後、図18に示すように、エミ 50 2~図18に示したメモリ部におけるNMOSトランジ スタの製造と同時並行的に、周辺回路においてPMOS トランジスタを製造する場合の製造方法に関するもので ある。

13

【0053】先ず、NMOSトランジスタの図5の製造 工程と並行的に、図19に示すように、n型半導体基板 1の上に従来と同様にしてPMOSトランジスタのnウ ェル領域19および分離酸化膜8を形成する。その後、 NMOSトランジスタの図6の製造工程と並行的に、ゲ ート酸化膜3a、ゲート電極3及びサイドウォール3b を形成する。その後、NMOSトランジスタの図7の製 10 造工程と並行的に、図20に示すように、共通のレジス トパターン10を用い、図7のn+ソース領域(又はド レイン領域) 11の形成時に、図20のウェルコンタク ト領域11'を形成する。

【0054】その後、NMOSトランジスタの図8の製 造工程と並行的に、図21に示すように、共通のレジス トパターン12を用い、図8のコレクタコンタクト領域 13の形成と同時に、図21のp+ソース領域およびド レイン領域13'を形成する。その後、NMOSトラン ジスタの図9の製造工程と並行的に、図22に示すよう に、共通の層間絶縁膜6を形成した後、図9のビット線 コンタクト穴14の形成と同時に、図22のp+S/D コンタクト穴14'を形成する。

【0055】その後、NMOSトランジスタの図10の 製造工程と並行的に、図23に示すように、p+S/D コンタクト穴14'が開口した共通のレジストパターン 15を形成した後、イオン注入により図10においてエ ミッタ5を形成するのと同時に、図23においてはコン タクト領域20を形成する。このレジストパターン15 は、メモリセル部においてはバイポーラトランジスタ形 30 の低減を図ることができる。 成用のエミッタ注入を行うためのレジストパターンであ り、周辺部においてはPMOSトランジスタ形成用のp +SAC注入(コンタクトをオーミックとするための注 入)を行うためのレジストパターンであり、両者は兼用 して共通に用いられる。また、このとき図23に示した 周辺回路のPMOSトランジスタのコンタクト領域20 は、p+ソース領域およびドレイン領域13'に、図1 0または図17に示したメモリ部のバイポーラトランジ スタのエミッタ5への不純物注入と同量の不純物注入が おとなわれている。従って、PMOSトランジスタのコ ンタクト領域20の不純物濃度は、このPMOSトラン ジスタのp+ソース領域およびドレイン領域13'の濃 度に、メモリ部におけるバイポーラトランジスタのエミ ッタ5の濃度を加えた関係になっている。

【0056】その後、NMOSトランジスタの図11の 製造工程と並行的に、図24に示すように、図11のエ ミッタ引き出し電極7の形成と同時に、図24において はp+S/D電極7'を形成する。

【0057】以上のような製造方法により、メモリセル 部においてNMOSトランジスタQ1およびバイポーラ 50 ことができる。

トランジスタQ5が形成されるのと並行して、周辺回路 部においてPMOSトランジスタが形成される。以上説 明したように、この実施の形態では、メモリセル部でバ イポーラトランジスタ形成のためのエミッタ5の注入 を、周辺回路部でのPMOSトランジスタのSAC注入 と共通に兼用できるので、工程の増加を招かず、コスト 低減になる。

【0058】なお、図11 (または図18) のエミッタ 引き出し電極7と同様に、図24のp+S/D電極7' はアルミ等の化合物の金属でもポリシリコン、ポリサイ ドでもよい。更にp+S/D電極7'にポリシリコン、 ポリサイドを用いる場合は、ポリシリコンからの拡散に よりコンタクト領域20を形成しても良い。

【0059】また、この実施の形態では、メモリセル部 にNMOSトランジスタを用いたメモリセルとPNP型 バイポーラトランジスタとを形成し、周辺回路部にPM OSトランジスタを同時並行的に形成する場合について 述べたが、メモリセル部にPMOSトランジスタを用い たメモリセルとNPN型バイポーラトランジスタとを形 成し、周辺回路部にNMOSトランジスタを同時並行的 に形成する場合においても同様である。

[0060]

20

【発明の効果】以上説明したように、この発明によれ ば、半導体メモリにおいてMOSトランジスタのソース /ドレイン領域とバイポーラトランジスタのベース領域 とを共通にし、かつソース/ドレイン領域に対するコン タクト用開孔からエミッタを形成してバイポーラトラン ジスタを形成した半導体記憶装置を得ることができる。 また、これにより工程の増加を招くことなく製造コスト

【0061】また、この発明によれば、MOSトランジ スタのソース/ドレイン領域とバイポーラトランジスタ のリンクベース領域とを共通に形成しかつバイポーラト ランジスタが真性ベース領域を有する半導体記憶装置を 得ることができる。これにより、バイポーラトランジス タの特性の安定を図ることができる。

【0062】また、この発明によれば、MOSトランジ スタのソース/ドレイン領域が浅く形成され、バイポー ラトランジスタの真性ベース領域がMOSトランジスタ 40 のソース/ドレイン領域より深く形成された半導体記憶 装置を得ることができる。これにより、パイポーラトラ ンジスタの特性の安定を図ることができる。

【0063】また、この発明によれば、MOSトランジ スタがSRAMメモリセルのアクセス用トランジスタと して形成され、バイポーラトランジスタがMOSトラン ジスタのビット線コンタクト用の開口部に形成された半 導体記憶装置を得ることができる。これにより、半導体 メモリのメモリセル内に、面積を増加させることなくバ イポーラトランジスタを形成した半導体記憶装置を得る

16

【0064】また、この発明によれば、MOSトランジスタのソース/ドレイン領域の一方をn-型とし他方をn+型とした半導体記憶装置を得ることができる。これによりMOSトランジスタの微細化を図ることができる。また、この発明によれば、MOSトランジスタのソース/ドレイン領域の双方をn-型とした半導体記憶装置を得ることができる。これによりMOSトランジスタの微細化を図ることができる。

【0065】また、この発明によれば、MOSトランジスタのソース/ドレイン領域およびバイポーラトランジ 10スタのベース領域が燐を主要不純物とするn-型である半導体記憶装置を得ることができる。また、これにより工程の増加を招くことなく製造コストの低減を図ることができる。

【0066】また、この発明によれば、MOSトランジスタのソース/ドレイン領域およびパイポーラトランジスタのリンクベース領域に共通の主要不純物とパイポーラトランジスタの真性ベース領域の主要不純物とを異ならせ、特性の安定した半導体記憶装置を得ることができる。また、これによりMOSトランジスタの微細化を図 20ることができる。

【0067】また、この発明によれば、MOSトランジスタのソース/ドレイン領域およびバイボーラトランジスタのベース領域に共通の主要不純物が砒素であり、バイボーラトランジスタの真性ベース領域の主要不純物が燐である半導体記憶装置を得ることができる。また、これによりMOSトランジスタの微細化を図ることができる。

【0068】また、この発明によれば、CMOSプロセスを適用する場合において、一方の導電型のMOSトラ 30ンジスタを含むメモリ部でパイポーラトランジスタを形成するためにエミッタ注入を行う際、周辺部で他方の導電型のMOSトランジスタを形成するための不純物注入を行ない、共通のレジスト膜を兼用して、同時に実施できるので、工程の増加を招かず、コスト低減を図ることができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1による半導体記憶装置の構造を示す断面図である。

【図2】 との発明の実施の形態2による半導体記憶装 40 置の構造を示す断面図である。

【図3】 この発明の実施の形態3による半導体記憶装置の構造を示す断面図である。

【図4】 との発明の実施の形態4による半導体記憶装置の構造を示す断面図である。

【図5】 この発明の実施の形態5による半導体記憶装置の製造方法を示す断面図である。

【図6】 との発明の実施の形態5による半導体記憶装置の製造方法を示す断面図である。

【図7】 との発明の実施の形態5による半導体記憶装 50

置の製造方法を示す断面図である。

【図8】 との発明の実施の形態5による半導体記憶装 置の製造方法を示す断面図である。

【図9】 との発明の実施の形態5による半導体記憶装置の製造方法を示す断面図である。

【図10】 との発明の実施の形態5による半導体記憶 装置の製造方法を示す断面図である。

【図11】 との発明の実施の形態5による半導体記憶 装置の製造方法を示す断面図である。

【図12】 との発明の実施の形態6による半導体記憶 装置の製造方法を示す断面図である。

【図13】 この発明の実施の形態6による半導体記憶 装置の製造方法を示す断面図である。

【図14】 との発明の実施の形態6による半導体記憶 装置の製造方法を示す断面図である。

【図15】 この発明の実施の形態6による半導体記憶 装置の製造方法を示す断面図である。

【図16】 との発明の実施の形態6による半導体記憶 装置の製造方法を示す断面図である。

20 【図17】 との発明の実施の形態6による半導体記憶 装置の製造方法を示す断面図である。

【図18】 との発明の実施の形態6による半導体記憶 装置の製造方法を示す断面図である。

【図19】 この発明の実施の形態7による半導体記憶 装置の製造方法を示す断面図である。

【図20】 との発明の実施の形態7による半導体記憶 装置の製造方法を示す断面図である。

【図21】 との発明の実施の形態7による半導体記憶 装置の製造方法を示す断面図である。

0 【図22】 この発明の実施の形態7による半導体記憶 装置の製造方法を示す断面図である。

【図23】 との発明の実施の形態7による半導体記憶 装置の製造方法を示す断面図である。

【図24】 この発明の実施の形態7による半導体記憶 装置の製造方法を示す断面図である。

【図25】 従来のSRAMメモリセルの等価回路図である。

【図26】 との発明を適用するSRAMメモリセルの 等価回路図である。

0 【符号の説明】

1 n型半導体基板 (シリコン基板)、2 p型半導体 領域 (ウェル領域)、2 a ウェル、2 b コレクタ領 域、2 c チャネル領域、3 ゲート、3 a ゲート酸化 膜、4 n型半導体領域、4 a ドレイン領域 (又はソ ース領域)、4 b ベース領域、5 エミッタ、6 層 間絶縁膜、7 エミッタ引出し電極、11 n+ソース 領域 (又はドレイン領域)、16 n型半導体領域、1 6 a ドレイン領域 (又はソース領域)、16 b リンク ベース領域、17 真性ベース領域。

